(19) 日本国特許庁 (JP)

(12) 公表特許公報(A)

(11)特許出願公表番号 特表2001-521220 (P2001-521220A)

(43)公表日 平成13年11月6日(2001.11.6)

(51) Int.Cl. ⁷	1) Int.Cl.' 識別記号		FΙ	F I		テーマコート*(参考)	
G06F	12/00	5 4 2	G06F	12/00	542A	5 B 0 6 0	
		5 9 7			597U	5B082	
	12/02	5 7 0		12/02	570A		

審査請求 有 予備審査請求 有 (全39頁)

(21)出顧番号	特顧2000-517345(P2000-517345)
(86) (22)出顧日	平成10年10月5日(1998.10.5)
(85)翻訳文提出日	平成12年4月11日(2000.4.11)
(86)国際出願番号	PCT/US98/21017
(87)国際公開番号	WO99/21093
(87)国際公開日	平成11年4月29日(1999.4.29)
(31)優先権主張番号	08/951, 644
(32)優先日	平成9年10月16日(1997.10.16)
(33) 優先権主張国	米国 (US)

(71)出願人 エム システムズ フラッシュ ディスク パイオニアズ リミテッド M-SYSTEMS FLASH DIS K PIONEERS LTD. イスラエル国、テル アピブ 61580、ピー オー ポックス 58036、アティディム インダストリアル パーク、ピルディング 7

(72)発明者 パン アミール イスラエル国、ラマット ハシャロン 47205、ヤボック ストリート 4


(74)代理人 弁理士 大西 正悟

最終頁に続く

(54) 【発明の名称】 改善されたフラッシュファイルシステム

(57) 【要約】

フラッシュメモリデバイスおよびデバイスへの書込みならびにデバイスの再構成のための方法に関する。フラッシュメモリデバイス (20) は、物理デバイス (10)、仮想デバイス (22) および仮想デバイスのアドレスを物理デバイスの物理アドレスに関連付ける仮想マップ (24) を含む。



【特許請求の範囲】

【請求項1】 メモリのためのメモリ構成方法であって、前記メモリの未改込みの部分にのみデータを哲込むことができるため、前記メモリの書込み済みの部分を未書込みの状態にするために消去しなければならず、説出しまたは書込みのデータ用のメモリ部分のサイズが、消去用の最小メモリ部分のサイズと異なるようになっているメモリ構成法であって、

- (a)前記メモリの複数の物理ユニットを設けるステップであって、前記物理ユニットのそれぞれが消去用の最小メモリ部分のサイズであり、前記物理ユニットのそれぞれが物理ユニット番号によって表され、前記物理ユニットのそれぞれが複数の物理プロックに分割され、前記複数の物理プロックのそれぞれが読出しまたは書込みのデータ用のメモリ部分のサイズであり、前記物理プロックのそれぞれが前記物理ユニット内部の物理プロックオフセットによって表されるようになっているステップと、
- (b)前記メモリの複数の仮想ユニットを設けるステップであって、前記仮想ユニットのそれぞれが仮想ユニット番号によって表され、前記仮想ユニットのそれぞれが複数の仮想プロックを特徴付け、前記仮想プロックのそれぞれが前記仮想ユニット内部の仮想プロックオフセットによって表されるようになっているステップと、
- (c)各仮想ユニットを少なくとも1つの物理ユニットにマッピングし、仮想マップを形成するステップと、
- (d) 前記仮想マップによって、前記仮想ユニット内部の各仮想ブロックを前記少なくとも1つの物理ユニット内部の1つの物理ブロックにマッピングするステップと、を含む方法。
- 【請求項2】 (e) 前記メモリの前記複数の仮想ユニットの少なくとも1 つと前記メモリの前記複数の物理ユニットの少なくとも1つとの対応関係を変更することによって、前記メモリにおける変更を反映するために前記仮想マップを変更するステップと、をさらに含む請求項1に記載の方法。
- 【請求項3】 (e) 仮想プロックでデータを書込むための書込み命令を受信するステップと、

- (f) 前記仮想プロックを含む仮想ユニットを突き止めるステップと、
- (g) 前記仮想ユニットにマッピングされる物理ユニット内部の書込み可能な ブロックを突き止めるステップと、
- (h) 前記データを前記書込み可能な物理プロックに書込み、書込み済みの物理ユニットを形成するステップと、をさらに含む請求項1に記載の方法。
- 【請求項4】 (i)前記書込み済みの物理ユニットにおいて、未書込みの物理プロックを突き止めることができない場合には、第2の物理ユニットを突き止めるステップと、
- (j) 前記データを前記第2の物理ユニットの書込み可能な物理プロックに書
 ・
 込むステップと、
- (k)前記仮想ユニットを前記第2の物理ユニットに追加的にマッピングすることによって、前記仮想マップを更新し、前記仮想ユニットが前記第2の物理ユニットおよび前記書込み済みの物理ユニットに対応するようにするステップであって、前記第2の物理ユニットおよび前記書込み済みの物理ユニットが物理ユニットのチェーンを形成するようになっているステップと、をさらに含む請求項3に記載の方法。
- 【請求項 5 】 前記第 2 の物理ユニットの前記書込み可能な物理プロックが、物理プロックオフセットを備え、前記物理プロックオフセットが前記マッピングされた仮想ユニットの前記仮想プロックオフセットに対応する請求項 4 に記載の方法。
- 【請求項 6 】 前記第 2 の物理ユニットの前記書込み可能な物理プロックが物理プロックオフセットを備え、前記物理プロックオフセットが前記マッピングされた仮想ユニットの前記仮想プロックオフセットとは異なる請求項 4 に記載の方法。
- 【請求項7】 (1)任意の物理ユニットにおいて、未書込みの物理プロックを突き止めることができない場合には、チェーンにおいて複数の物理ユニットに対応する第2の仮想ユニットを突き止めるステップと、
 - (m) 前記チェーンにおいて前記最終物理ユニットを突き止めるステップと、
 - (n) 前記費込み済みの物理ユニットの前記物理プロックのそれぞれから前記

最終物理ユニットの書込み可能な物理プロックまで、データを移動するステップであって、前記書込み可能な物理プロックが前記書込み済みの物理ユニットの前記物理プロックと同一のプロックオフセットを備えるようになっているステップと、

(o) 前記仮想ユニットを前記最終物理ユニットにマッピングすることによって、前記仮想マップを更新し、前記仮想ユニットが前記最終物理ユニットにのみ 対応するようになっているステップと、をさらに含む請求項4に記載の方法。

【請求項8】 (p) 前記チェーンにおいて、前記最終物理ユニットを除き、前記書込み済みの物理ユニットのすべてを消去するステップをさらに含む請求項7に記載の方法。

【請求項9】 (1)未書込みの物理ユニットが前記チェーンの割当てに利用可能でない場合には、再構成のために未書込みの物理ユニットを割当てるステップと、

(m) 前記書込み済みの物理ユニットの前記物理プロックから前記未書込みの 物理ユニットの書込み可能な物理プロックまで、データを移動するステップと、

(n)前記仮想ユニットを前記未書込みの物理ユニットにマッピングすることによって、前記仮想マップを更新し、前記仮想ユニットが前記未書込みの物理ユニットにのみ対応するようになっているステップと、をさらに含む請求項4に記載の方法。

【請求項10】 メモリのためのメモリ構成方法であって、前記メモリの未 書込みの部分にのみデータを書込むことができるため、前記メモリの書込み済み の部分を未書込みの状態にするために消去しなければならず、データの読出しま たは書込み用のメモリ部分のサイズが消去用の最小メモリ部分のサイズと異なる 方法であって、

(a) 前記メモリの複数の物理ユニットを設けるステップであって、前記物理ユニットのそれぞれが消去用の最小メモリ部分であり、前記物理ユニットのそれぞれが物理ユニット番号によって表され、前記物理ユニットのそれぞれが複数の物理プロックに分割され、前記複数の物理プロックのそれぞれが説出しまたは書込みのデータ用のメモリ部分であり、前記物理プロックのそれぞれが前記物理ユ

ニット内部の物理プロックオフセットによって表されるようになっているステップと、

- (b) 前記メモリの複数の仮想ユニットを設けるステップであって、前記仮想ユニットのそれぞれが仮想ユニット番号によって表され、前記仮想ユニットのそれぞれが複数の仮想プロックを特徴付け、前記仮想プロックのそれぞれが前記仮想ユニット内部の仮想プロックオフセットによって表されるようになっているステップと、
- (c)各仮想ユニットを少なくとも1つの物理ユニットにマッピングするため の仮想マップを設けるステップと、
- (d)前記仮想ユニット内部の各仮想プロックを前記少なくとも1つの物理ユニット内部の1つの物理プロックにマッピングするステップと、
- (e) 仮想プロックでデータを書込むための書込み命令を受信するステップと
 - (f) 前記仮想プロックを含む仮想ユニットを突き止めるステップと、
- (g) 前記仮想ユニットにマッピングされる物理ユニット内部で書込み可能な プロックを突き止めるステップと、
 - (h) 前記データを前記書込み可能な物理プロックに書込むステップと、
- (i) 書込み済みの物理ユニットにおいて未書込みの物理プロックを突き止めることができない場合には、物理ユニットのチェーンを形成するために未書込みの物理ユニットを割当て、前記未書込みの物理ユニットが前記チェーンにおいて最終物理ユニットであるようにするステップと、
- (j) 前記データを前記最終物理ユニットの未書込みの物理プロックに書込む ステップと、
- (k) ステップ (j) において書込まれたデータを除いて、データを前記複数の物理プロックのそれぞれから前記最終物理ユニットの書込み可能な物理プロックまで、移動するステップと、
- (1)前記仮想ユニットを前記書込み済みの物理ユニットにマッピングすること によって前記仮想マップを更新し、前記仮想ユニットが前記書込み済みの物理ユニットに対応するようになっているステップと、を含む方法。

【請求項11】 メモリのためのデータ書込み方法であって、前記メモリの 未書込みの部分にのみデータを書込むことができるため、前記メモリの書込み済 みの部分を未書込みの状態にするために消去しなければならない方法であって、

- (a) 複数の物理プロックに分割されることになる複数の物理ユニットを設けるステップであって、前記物理ユニットのそれぞれが物理ユニット番号を備え、前記物理プロックのそれぞれが前記物理ユニット内部の物理プロックオフセットを備えているステップと、
- (b) 複数の仮想プロックに分割されることになる複数の仮想ユニットを設けるステップであって、前記仮想ユニットのそれぞれが仮想ユニット番号を備え、前記仮想プロックのそれぞれが前記仮想ユニット内部の仮想プロックオフセットを備え、各仮想ユニットが少なくとも1つの物理ユニットにマッピングされるようになっているステップと、
 - (c) 仮想プロックでデータを書込むための書込み命令を受信するステップと
- (d) 仮想プロックオフセットを有する前記仮想プロックを含む仮想ユニット を決定するステップと、
 - (e) 前記仮想ユニットに対応する物理ユニットを突き止めるステップと、
 - (f) 前記物理ユニットの内部で物理プロックを突き止めるステップと、
 - (g) 前記物理プロックが未書込みであるかどうかを決定するステップと、
- (h) 前記物理プロックが未書込みの場合に限り、前記データを前記物理プロックに書込むステップと、
- (i)別法として、前記物理プロックが未書込みでない場合には、第2の物理 ユニットを割当てるステップと、
- (j)前記第2の物理ユニット内部の費込み可能な物理プロックを突き止めるステップであって、前記書込み可能な物理プロックが物理プロックオフセットを備えるステップと、
 - (k) 前記データを前記書込み可能な物理プロックに書込むステップと、
- (1) 前記仮想ユニットを前記書込み可能な物理プロックを含む前記第2の物理ユニットに追加的にマッピングし、前記仮想ユニットが、物理ユニットのチェ

ーンを形成するために前配第2の物理ユニットに追加的にマッピングされるよう になっているステップと、

- (m) 沓込まれた物理ユニットにおいて、未暬込みの物理プロックを突き止めることができない場合には、チェーンにおいて複数の物理ユニットに対応する第2の仮想ユニットを突き止めるステップと、
 - (n) 前記チェーンにおいて最終物理ユニットを突き止めるステップと、
- (o) 前記書込み済みの物理ユニットの前記物理プロック内部の全データを前記最終物理ユニットの前記物理プロックに移動するステップと、
- (p) 前記仮想ユニットが前記最終物理ユニットにのみ対応するように前記仮 想マップを更新するステップと、

を含む方法。

【請求項12】 前記書込み可能な物理プロックの前記物理プロックオフセットが、前記仮想プロックオフセットと同一のプロックオフセット番号を有する請求項11に記載の方法。

【請求項13】 (q)前記書込み済みの物理ユニットのすべてを消去するステップをさらに含む請求項11に記載の方法。

【請求項14】 メモリのためのデータの書込み方法であって、前記メモリの未書込みの部分にのみデータを書込むことができるため、前記メモリの書込み済みの部分を未書込みの状態にするために消去しなければならない方法であって

- (a) 複数の物理プロックに分割されることになる複数の物理ユニットを設けるステップであって、前記物理ユニットのそれぞれが物理ユニット番号を備え、前記物理プロックのそれぞれが前記物理ユニット内部の物理プロックオフセットを備えているステップと、
- (b) 複数の仮想プロックに分割されることになる複数の仮想ユニットを設けるステップであって、前記仮想ユニットのそれぞれが仮想ユニット番号を備え、前記仮想プロックのそれぞれが前記仮想ユニット内部の仮想プロックオフセットを備え、各仮想ユニットが少なくとも1つの物理ユニットにマッピングされるステップと、

- (c) 仮想プロックでデータを書込むための書込み命令を受倡するステップと
- (d) 仮想プロックオフセットを有する前記仮想プロックを含む仮想ユニット を決定するステップと、
 - (e) 前記仮想ユニットに対応する物理ユニットを突き止めるステップと、
 - (f) 前記物理ユニットの内部で物理プロックを突き止めるステップと、
 - (g) 前記物理プロックが未費込みであるかどうかを決定するステップと、
- (h) 前記物理プロックが未書込みの場合に限り、前記データを前記物理プロックに書込むステップと、
- (i)別法として、前記物理プロックが未書込みでない場合には、第2の物理 ユニットを割当てるステップと、
- (j)前記第2の物理ユニット内部の書込み可能な物理プロックを突き止めるステップであって、前記書込み可能な物理プロックが物理プロックオフセットを備えるステップと、
 - (k) 前 記 デ ー タ を 前 記 書 込 み 可 能 な 物 理 ブ ロ ッ ク に 書 込 む ス テ ッ プ と 、
- (1)前記仮想ユニットを前記書込み可能な物理プロックを含む前記第2の物理ユニットに追加的にマッピングし、前記仮想ユニットが、物理ユニットのチェーンを形成するために前記第2の物理ユニットに追加的にマッピングされるようになっているステップと、
- (m) 未書込みの物理ユニットが割当てに利用可能でない場合には、チェーンにおいて最終物理ユニットを突き止めるステップと、
- (n)前記書込み済みの物理ユニットの前記物理プロック内部の全データを前記最終物理ユニットの前記物理プロックに移動するステップと、
- (o) 前記仮想ユニットが前記最終物理ユニットにのみ対応するように前記仮想マップを更新するステップと、を含む方法。
- 【請求項15】 (p)前記最終物理ユニットを除いて、前記書込み済みの物理ユニットのすべてを消去するステップをさらに含む請求項14に記載の方法
 - 【 請求項 1 6 】 メモリのためのメモリ構成方法であって、前記メモリの未

曹込みの部分にのみデータを書込むことができるため、前記メモリの書込み済みの部分を未書込みの状態にするために消去しなければならず、データの説出しまたは書込み用のメモリ部分のサイズが消去用の最小メモリ部分のサイズと異なる方法であって、

- (a)前記メモリの複数の物理ユニットを設けるステップであって、前記物理ユニットのそれぞれが消去用の最小メモリ部分のサイズであり、前記物理ユニットのそれぞれが物理ユニット番号によって表され、前記物理ユニットのそれぞれが複数の物理プロックに分割され、前記複数の物理プロックのそれぞれが読出しまたは書込みのデータ用のメモリ部分のサイズであり、前記物理プロックのそれぞれが前記物理ユニット内部の物理プロックオフセットによって表されるようになっているステップと、
- (b) 前記メモリの複数の仮想ユニットを設けるステップであって、前記仮想ユニットのそれぞれが仮想ユニット番号によって表され、前記仮想ユニットのそれぞれが複数の仮想プロックを特徴付け、前記仮想ブロックのそれぞれが前記仮想ユニット内部の仮想プロックオフセットによって表されるようになっているステップと、
- (c)各仮想ユニットを少なくとも1つの物理ユニットにマッピングするため の仮想マップを設けるステップと、
- (d)前記仮想ユニット内部の各仮想プロックを前記少なくとも1つの物理ユニット内部の1つの物理プロックにマッピングするステップと、
 - (e) 仮想プロックでデータを書込むための書込み命令を受信するステップと
 - (f) 前記仮想プロックを含む仮想ユニットを突き止めるステップと、
- (g) 前記仮想ユニットにマッピンダされる物理ユニット内部で書込み可能な ブロックを突き止めるステップと、
- (h)前記データを前記書込み可能な物理プロックに書込み、書込み済みの物理ユニットを形成するステップと、
- (i) 前記書込み済みの物理ユニットにおいて未書込みの物理プロックを突き 止めることができない場合には、書込み可能な物理プロックを備えた第2の物理

ユニットを突き止めるステップと、

- (j)前記データを前記第2の物理ユニットの前記書込み可能な物理プロック に書込むステップと、
- (k)前記仮想ユニットを前記第2の物理ユニットに追加的にマッピングすることによって、前記仮想マップを更新し、前記仮想ユニットが前記第2の物理ユニットおよび前記書込み済みの物理ユニットに対応し、前記第2の物理ユニットおよび前記書込み済みの物理ユニットが物理ユニットのチェーンを形成するようになっているステップと、
- (1)任意の物理ユニットにおいて、未書込みの物理プロックを突き止めることができない場合には、チェーンにおいて複数の物理ユニットに対応する第2の仮想ユニットを突き止めるステップと、
 - (m) 前記チェーンにおいて最終物理ユニットを突き止めるステップと、
- (n)前記書込み済みの物理ユニットの前記物理プロックのそれぞれから前記 最終物理ユニットの書込み可能な物理プロックまで、データを移動するステップ であって、前記書込み可能な物理プロックが前記書込み済みの物理ユニットの前 記物理プロックと実質的に同一のブロックオフセットを有するステップと、
- (o) 前記仮想ユニットを前記最終物理ユニットにマッピングすることによって前記仮想マップを更新し、前記仮想ユニットが前記最終物理ユニットに対応するようになっているステップと、を含む方法。

۶

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、フラッシュデバイスのデータ格納の処理を行うシステムに関し、さらに詳細には、フラッシュディスクとして機能することができるページモードフラッシュデバイスで情報の格納および検索を行うシステムに関する。

[0002]

【従来の技術】

フラッシュデバイスは、フラッシュ型浮遊ゲートトランジスタで形成される電気的消去可能プログラマブル説出し専用メモリ(EEPROM)を含み、機能および性能に関してEPROMメモリと類似である不揮発性メモリであり、メモリのページを消去する回路内部においてプログラム可能な操作を実現することができる付加的な機能を備えている。フラッシュデバイスは、従来の磁気記憶ディスクに比べて、比較的廉価で、比較的電力が少なくて済むという利点を備えている。しかし、フラッシュデバイスにおいて、その領域の以前のページを消去せずに、以前に書込んだ領域に再書込みを行うことは実際的ではない。フラッシュデバイスにはこのような制限があるために代表的な既存のオペレーティングシステムプログラムと共存することはできない。データが以前に書込まれた領域を最初に消去しない限り、フラッシュデバイスの中にあるメモリの領域にデータを書込むことができないからである。

[0003]

ソフトウェア製品が従来技術において提案してきたことは、オペレーティングシステムプログラムの修正を行うことなく、フラッシュデバイスを既存のコンピュータオペレーティングプログラムによって処理することができることであった。しかし、このような従来技術プログラムはすべて、欠点を持っている。たとえば、あるプログラムはフラッシュメモリを「追記型」装置として作動させる。この従来のソフトウェア製品は、以前に費込んだ記憶位置を再利用することができない。結局すべての位置が書込まれた場合には、特定の利用者の介在なしに、メモリをそれ以上使用することはできない。他の従来技術プログラムは、SanD

iskによって提案されたプログラムのように、新たなデータがページに書込まれることになるたびに、メモリページ全体を消去し、再登込みを行う。このようなシステムは複数の消去サイクルを必要とするという欠点があり、これらのサイクルは比較的遅い上、非効率的であり、物理的な媒体そのものの急速な劣化を引き起こす。

[0004]

従来技術のこのような欠点を克服するために、フラッシュファイルシステム(FFS)が米国特許第5、404、485号に開示され、参照として本願に包含される。FFSはフラッシュデバイスにデータ格納およびデータ操作のシステムを提供し、これらのデバイスに磁気ディスクを基にしたデータ格納をエミュレートすることができるようにした。上記のように、比較的廉価であると共に電力消費が少ないため、フラッシュデバイスはデータ格納、特にラップトップのポータブルコンピュータに好都合な選択となる。FFSは磁気ディスク記憶装置の代わりとして作用するフラッシュデバイスの能力を強化する。さらに言えば、FFSは、米国特許第5、404、485号に開示されたように、きわめて有用であることが判明したため、データ形式の仕様は、フラッシュ変換層(FTL)と呼ばれる規格として、PCMCIA(Personal Computer Memory Card International Association)およびJEIDA(日本電子工業振興協会)の委員会によって採用された。

[0005]

FFSは本来、フラッシュEEPROM装置のための仮想マッピングシステムを表している。仮想マップは、フラッシュデバイス内部の説取り/書込みプロックの物理アドレスをそのプロックの仮想アドレスと関連付ける表である。これらのプロックのそれぞれは比較的小さいため、512バイト、すなわち仮想マップ自体のサイズは相当大きい。FFSはまた、フラッシュEEPROM装置に仮想マップの容量に格納および維持し、仮想マップの格納に必要な他のメモリの量を最小限に抑える方法を含む。

[0006]

上記のように、FFSは、フラッシュデバイスを磁気ディスク記憶装置のエミ

ュレータに変形する場合に特にうまくいくことが判明し、産業規格として採用されたほどである。しかしながら、FFSは、さらに新たなフラッシュデバイス技術の要件をすべて満たすことはできない。特に、FFSはNANDおよびANDフラッシュ技術の場合にはうまくいかない。

[0007]

従来技術のフラッシュメモリアーキテクチャのある種の欠点、特に書込み前に 消去するシステムの欠点を克服しようとする試みの別の例は、米国特許第5,4 79,638号に開示される。米国特許第5,479,638号のシステムにおいて、書込み済みのプロックに対してさらにプログラムの書込みがさらに必要で ある場合には、特定の読出し/書込みプロックの物理的な位置がシフトされる。 しかし、このシステムは、一度に512パイトの単一の読出し/書込みプロック を消去することができるフラッシュデバイスを利用して操作されることができる にすぎないという欠点を持っている。このような要件はハードウェアレベルで実 装されるため、このシステムはまた、さらに新たなNANDおよびANDフラッシュ技術に対して使用されることはできない。

[0008]

【発明が解決しようとする課題】

NANDおよびANDは多くの点に関して、以前のフラッシュデバイスと異なる。第一に、消去可能なユニットサイズは、以前のフラッシュデバイスの64KBとは対照的に、NANDおよびANDの場合には約8KBと小さめである。第二に、単一バイトを消去するために必要な時間として測定された場合であっても、NANDおよびANDの場合、消去時間が相当速い。第三に、フラッシュメモリはNANDおよびANDのために長さ256または512バイトのページに分割され、ハードウェアデバイス自体の不変の特性である。「ページ」および「プロック」の特有の特性はある程度異なるが、ここで使用している「ページ」なる語は、以前のフラッシュ技術で使用される「プロック」なる語と概ね同意議であることに留意すべきである。このような特徴は、NANDおよびAND技術に基づくフラッシュデバイスの動作に非常に密接な関係がある。

[0009]

第一に、ページモードメモリは、1ページまたは任意のページを啓込むための固定オーバヘッドを備える。対照してみると、従来のフラッシュ技術における啓込み動作のためのオーバヘッドは、啓込まれたバイト数に比例した。第二に、各ページが特にアドレス呼出し可能である複数の予備バイトを有するように、NANDおよびANDにおけるフラッシュメモリは構成される。このような予備バイトは、フラッシュメモリシステムに関する情報の格納に好都合な位置にある。最後に、消去される前にページを啓込むことができる回数に制限がある。事前の消去を行うことなくさらに啓込む場合は信頼性に欠けることを考慮して、この制限は比較的低く、8または10回である。したがって、ページモードメモリは、成功するデータの格納および検索に対して、重要な利点および新たな難題の両方を有する。

[0010]

不幸なことに、上記のように、一般に利用可能な従来技術のデータ処理システム、すなわちFFSは、ページモードにおけるフラッシュメモリの動作に関して、重大な欠点がある。特に、ページモードプログラミングによって課せられる制限のために、FFSはNANDおよびANDなどのページモードフラッシュ技術では最適でない性能を例証する。さらに、ブロックごとの消去動作に必要な要件のために、米国特許第5,479,638号に開示されたシステムも、このようなフラッシュ技術に対して使用することができない。

[0011]

したがって、以前の非ページモードフラッシュデバイスの上で未だ利用可能であるが、ページモードフラッシュ技術の性能を最適化するようなNANDおよびANDフラッシュデバイスの上でデータ格納を処理するためのシステムが必要であり、そのようなシステムを備えることは大いに好都合であると思われる。

[0012]

【課題を解決するための手段】

本発明は、メモリのためにメモリの構成方法であって、データをメモリの未書 込みの部分にのみ書込むことができるため、メモリの書込み済みの部分を未書込 みの状態にするために消去しなければならず、データの読込みまたは書込み用の メモリ部分のサイズは、消去用の最小メモリ部分のサイズとは異なる方法を提供する。本方法は、(a) メモリの複数の物理ユニットを提供するステップであって、物理ユニットのそれぞれが消去用の最小メモリ部分であり、物理ユニットのそれぞれが消去用の最小メモリ部分であり、物理ユニットのそれぞれが消去用の最小メモリ部分であり、物理ユニットのそれぞれが変の物理プロックに分割され、複数の物理プロックのそれぞれが物理ユニット内部の物理プロックオフセットによって表されるようなステップと、(b) 灰想ユニットを提供するステップであって、各仮想ユニットが仮想ユニットの番号によって表され、仮想ユニット内部の仮想プロックオフセットでよって、各仮想ユニット内部の仮想プロックを争によって表されるようなステップと、(c) 各仮想ユニット内部の名にマッピングするための仮想マップを提供するステップと、(d) 仮想ユニット内部の各仮想プロックを少なくとも1つの物理プロックにマッピングするステップと、を含む。

[0013]

本方法はさらに、(e) 仮想プロックでデータを書込むための書込み命令を受信するステップと、(f) 仮想プロックを含む仮想ユニットを突き止めるステップと、(g) 仮想ユニットにマッピングされる物理ユニット内部の書込み可能な物理ユニット内部の書込み可能な物理ユニット内部の書込み可能な物理ユニットにデータを含むことが好ましい。本方法はさらに、(I) 書込みが場合の物理ユニットにおいて未書込みの物理プロックを突き止めることができない場合には、未書込みの物理ユニットを突き止めるステップと、(j) 未書込みの物理ユニットを突き止めるステップと、(j) 未書込みの物理ユニットを実き止めるステップと、(j) 未書込みの物理ユニットを実き止めるステップと、(f) 未書込みの物理ユニットを規想マップを更新するステップであって、仮想ユニットが未書込みの物理ユニットおよびよみの物理ユニットが物理ユニットが表達込みの物理ユニットが物理ユニットのチェーンを形成するようになって、アプと、を含むことがさらに好ましい。未書込みの物理ユニットの書込み可能な物理プロックが物理プロックオフセットを備え、物理プロックオフセットが物理プロックオフセットを備え、物理プロックオフセットをできた。

ピングされる仮想ユニットの仮想プロックオフセットに対応することが最も好ましい。また、本方法はさらに、(1) 否込み済みの物理ユニットにおいて未登込みの物理プロックを突き止めることができない場合には、チェーンにおいて複数の物理ユニットに対応する第2の仮想ユニットを突き止めるステップと、(n) 否込み済みの物理ユニットの物理プロックを突き止めるステップと、(n) 否込み済みの物理ユニットの物理プロックのそれぞれから最終物理ユニットの背込み可能な物理プロックまで、データを移動するステップであって、書込み可能な物理プロックを選び、であって、個型ユニットにマックと実質的に同一のプロックオフセットを備えるステップと、(o) 仮想ユニットを最終物理ユニットにマットですることによって仮想マップを更新するステップであって、仮想ユニットが実質的に最終物理ユニットにのみ対応するようになっているステップと、を含むことが最も好ましい。本方法はまた、(p) 最終物理ユニットを除いて、チェーンにおける書込み済みの物理ユニットの実質的にすべてを消去するステップをさらに含むことが好ましい。

[0014]

別法として、本方法はさらに、(1) チェーンのための割当てに未書込みの物理ユニットが利用可能でない場合には、再構成のために未書込みの物理ユニットを割当てるステップと、(m) 書込み済みの物理ユニットの物理プロックのそれぞれから未書込みの物理ユニットの書込み可能な物理プロックまでデータを移動するステップと、(n) 仮想ユニットを未書込みの物理ユニットに仮想ユニットをマッピングすることによって仮想マップを更新するステップであって、仮想ユニットが実質的に未書込みの物理ユニットにのみ対応するようになっているステップと、を含むことが好ましい。本方法はさらに、(o) 書込み済みの物理ユニットのすべてを消去するステップを含むことがさらに好ましい。

[0015]

本発明の別の好ましい実施例によれば、本方法はさらに、(i) 書込み済みの物理ユニットにおいて未書込みの物理プロックを突き止めることができない場合には、物理ユニットのチェーンを形成するために未書込みの物理ユニットを割当てるステップであって、未書込みの物理ユニットがチェーンの最終物理ユニット

であるようになっているステップと、(j) 最終物理ユニットにおける未書込みの物理プロックにデータを告込むステップと、(k) ステップ(j) で書込まれたデータを除いて、物理プロックのそれぞれから未書込みの物理ユニットの書込み可能なプロックにデータを移動するステップと、(m) 書込み済みの物理ユニットに仮想ユニットをマッピングすることによって仮想マップを更新するステップであって、仮想ユニットが書込み済みの物理ユニットに対応するようになっているステップと、を含む。

[0016]

本発明の別の実施例によれば、メモリのためのデータの書込み方法であって、 メモリの未費込みの部分にのみデータを書込むことができるため、未費込みの状 態にするためにメモリの書込み済みの部分を消去しなければならない方法を提供 する。本方法は、(a)複数の物理プロックに分割されることになっている複数 の物理ユニットを提供するステップであって、物理ユニットのそれぞれが物理ユ ニット番号を備え、物理プロックのそれぞれが物理ユニット内部に物理プロック オフセットを備えるステップと、(b)複数の仮想プロックに分割されることに なっている複数の仮想ユニットを提供するステップであって、仮想ユニットのそ れぞれが仮想ユニット番号を備え、仮想ブロックのそれぞれが仮想ユニット内部 に仮想プロックオフセットを備え、各仮想ユニットが少なくとも1つの物理ユニ ットにマッピングされるステップと、(c)仮想ブロックでデータを書込むため の書込み命令を受信するステップと、(d)仮想プロックオフセットを有する仮 想プロックを含む仮想ユニットを決定するステップと、(e)仮想ユニットに対 応する物理ユニットを突き止めるステップと、(f)物理ユニット内部において 物理プロックを突き止めるステップと、(g)物理プロックが未書込みかどうか を決定するステップと、(h)物理プロックが未む込みの場合に限り、物理プロ ックにデータを哲込むステップと、(i)別法として、物理プロックが未書込み でない場合には、未書込みの物理ユニットを割当てるステップと、(j)未書込 みの物理ユニットの内部において書込み可能な物理プロックを突き止めるステッ プであって、咨込み可能な物理プロックが物理プロックオフセットを備えるステ ップと、(k) 費込み可能な物理プロックにデータを費込むステップと、 (1)

仮想ユニットを改込み可能な物理プロックを含む未書込みの物理ユニットに追加的にマッピングするステップであって、物理ユニットのチェーンを形成するために、仮想ユニットが未書込みの物理ユニットに追加的にマッピングされるようになっているステップと、を含む。

[0017]

本方法はさらに、(m) 曹込み済みの物理ユニットにおいて未書込みの物理プロックを突き止めることができない場合には、チェーンにおいて複数の物理ユニットに対応する第2の仮想ユニットを突き止めるステップと、(n) チェーンにおいて最終物理ユニットを突き止めるステップと、(o) 書込み済みの物理ユニットの物理プロック内部の全データを最終物理ユニットの物理プロックに移動するステップと、(p) 仮想ユニットが最終物理ユニットにのみ対応するように仮想マップを更新するステップと、を含むことが好ましい。本方法はさらに、(q) 書込み済みの物理ユニットのすべてを消去するステップを含むことがさらに好ましい。

[0018]

別法として、本方法はさらに、(1)未書込みの物理ユニットが割当てに利用可能でない場合には、チェーンにおいて最終物理ユニットを突き止めるステップと、(m) 書込み済みの物理ユニットの物理プロック内部の全データを最終物理ユニットの物理プロックに移動するステップと、(n) 仮想ユニットが最終物理ユニットにのみ対応するように仮想マップを更新するステップと、を含むことが好ましい。本方法はさらに、(o) 最終物理ユニットを除き、書込み済みの物理ユニットの実質的にすべてを消去するステップを含むことがさらに好ましい。

[0019]

【発明の実施の形態】

本発明は、プロックなどのデータの読出しおよび書込みのためのメモリ部分のサイズが、ユニットなどの消去のための最小部分のサイズと異なるようになっているフラッシュメモリを構成する方法に関する。本発明の方法によって構成されることができるフラッシュメモリの種類の例は、これに限定されるわけではないが、NANDおよびAND技術によって例示されるページモードデバイスを含む

。方法はまた、フラッシュメモリにデータの認出しおよび告込みを行うための方 法および未書込みの物理ユニットがそれ以上利用可能でない場合には、フラッシュメモリを再構成する方法である。

[0020]

以下、「物理ユニット」なる語は、消去されることができるメモリの最小部分またはその整数倍であるメモリの物理的な媒体またはハードウェアにあるユニットとして定義される。それは連続的な固定サイズの消去可能なメモリの部分である。「物理ブロック」なる語は、データの読出しまたは書込み用のメモリの部分として定義される。以下、「仮想ユニット」なる語は、物理ユニットと同一のサイズとして定義される。NANDおよびANDなどのページモードメモリ技術のために、消去することができるメモリの最小部分はページサイズより大きく、通常は約8KBである。ここで使用されるように、「物理ブロック」なる語は、ページモードメモリ技術のための「ページ」なる語と同意義である。したがって、仮想ユニットは物理ユニットと同一の大きさである。

[0021]

以下、「仮想マップ」なる語は、仮想ユニットを少なくとも1つの対応する物理ユニットに関連付ける表を表す。上記のように、各ユニット、すなわち仮想ユニットまたは物理ユニットは、複数のブロックで構成される。以下でさらに説明するように、ユニット内のブロックの正確な位置は、1つ以上の予め定められた規則に基づいて決定される。

[0022]

各物理ユニットは物理ユニット番号によって表される。各物理プロックの位置は、物理プロックオフセットによって与えられる。同様に、各仮想ユニットは仮想ユニット番号によって表される。各仮想プロックの位置は、仮想プロックオフセットによって与えられる。各仮想ユニット番号は、1つ以上の物理ユニット番号に対応することができることを留意すべきである。したがって、仮想ユニットと物理ユニットとの間のマッピングは、1対1または1対多のいずれかであってもよい。

[0023]

以下、「書込みデータ」なる語は、フラッシュメモリの上にデータを格納する 行為を表す。「読出しデータ」なる語は、フラッシュメモリからデータを検索す る行為を表す。以下、「未書込み」なる語は、データを書込ませることができる 物理プロックなどのメモリの一部分を示す。したがって、「未書込み」なる語は 、これに限定されるわけではないが、ちょうど消去されたばかりのメモリの部分 を含む。

[0024]

本発明によって構成されるフラッシュメモリを有するコンピュータまたは他の電子デバイスにおいて、そのデバイスのオペレーティングシステムが、説出しおよび書込みデータのために仮想ユニットおよび仮想ブロックに相互作用を及ぼす。仮想媒体は仮想ユニットおよびプロックを含むため、フラッシュメモリデバイスに相互作用を及ぼすオペレーティングシステムのためのインターフェースとして作用する。たとえば、オペレーティングシステムは、仮想ブロックオフセットで仮想ブロックにデータを書込むための書込み命令を発する。次に、仮想ブロックがアックを含む仮想ユニットが突き止められる。次いで、仮想マップが、データが実際に格納されるメモリの物理ユニット内部の対応する物理ブロックを突き止める。オペレーティングシステムは、仮想ユニットおよび仮想ブロックがフラッシュメモリの実際のハードウェアであるかのように、説出しおよび書込み命令を発するが、実は実際のハードウェアはフラッシュメモリの物理ユニットおよび物理ブロックに組み込まれている。したがって、オペレーティングシステムは、仮想ユニットおよびプロックを認識するのみであり、ハードウェア自体に直接相互作用を及ぼさない。

[0025]

このようなインターフェースの利点は、仮想メモリを用いてオペレーティングシステムが相互作用を及ぼすことによって、さらに書込み可能となる前に消去しなければならないという要件などのフラッシュメモリに固有の欠点を、克服することができることである。さらに、電子デバイスのオペレーティングシステムにはフラッシュメモリのアドレスを構成する必要がない。さらに、1つのインターフェースがフラッシュメモリデバイスの多数の種類に使用されることができるた

め、オペレーティングシステムは、著しい修整の必要がなく、さまざまな異なるフラッシュメモリ技術に相互作用を及ぼすことができる。したがって、本発明の 方法は、フラッシュメモリデバイスおよびそれらを使用する電子デバイスに最大 の適応性を許容することができる。

[0026]

【実施例】

本発明は、NANDまたはANDフラッシュデバイスなどのページモードフラッシュメモリデバイスを構成するためのシステムを提供する。このシステムは、フラッシュデバイスなどから読み出したり、フラッシュデバイスなどに書込んだりするための方法を含む。さらに、このシステムはまた、フラッシュデバイスが磁気ディスク記憶装置をうまくエミュレートすることができるようなインターフェースも提供する。パーソナルコンピュータまたはラップトップコンピュータなどさまざまなホストデバイスに、このようなフラッシュメモリデバイスを取付けることができる。

[0027]

本発明は、フラッシュメモリに関して説明するが、その教えはまた、フラッシュメモリなどの同様の書込み、読出しおよびユニット消去の特性を備えたデータ 記憶デバイスに応用可能であることを当業者は理解されたい。

[0028]

本発明によるページモードフラッシュメモリデバイスを構成するためのシステムの原理および動作は、図面および添付する詳細を参照すれば、よりよく理解されるであろう。

[0029]

ここで図面を参照すると、図1は、たとえば、NANDなどの技術による従来技術の物理的なページモードフラッシュメモリデバイスを模式的に示している。「物理的なデバイス」なる語は、以下、フラッシュメモリデバイスのための物理的な媒体を含む実際のハードウェア自体として定義される。このような物理的な媒体は一般に、フラッシュEEPROM装置から構成されるが、適切な不揮発性のプログラム可能なメモリデバイスのいずれで代用してもよい。「プログラム可

能な」なる語は、以下、たとえば、データをメモリデバイスに甞込ませることに よってなど、変更可能であるとして定義される。

[0030]

フラッシュメモリ物 理 デバイス10は、 少なくとも1つの物 理ユニット12を 備えているように示される。物理ユニット12は、消去可能な物理デバイス10 の最小のセグメントである。物理ユニット12は整数倍のプロックを含み、個別 にプロック 1 ~ n として表され、ここで n は整数であり、集合的にはプロック 1 4として表される。ブロック14は、連続した固定長のグループの物理的なバイ トアドレスから構成され、ハードウェアの特徴である。具体的に言えば、プロッ ク14のサイズは物理デバイス10の特性である。プロック14の基本データ領 域16に、利用者データを格納することができる。各ブロック14はまた、制御 データ 領域 1 8 も 有 す る 。 制 御 デ ー タ 領 域 1 8 は 、 プ ロック 1 4 の 主 要 部 分 か ら 個別アルゴリズムによってアドレス呼出しを行うことができ、ブロック14のサ イズの計算には含まれない。以下でさらに説明するように、制御データ領域18 は、フラッシュファイリングシステム自体に関連する情報の格納に好都合である 。各物理ユニット12は、配分済みのユニットか未配分のユニットのいずれかで ある。未配分ユニットはそれぞれ、自由であり、利用データを含まず、配分およ び割当てが行われる用意がなされている。各配分済みのユニットは割当てされ、 データを含む。

[0031]

図2は、基本的なフラッシュメモリデバイスを構成するためのシステムを示している。システム20は、仮想媒体22および物理デバイス10の両方を制御し、仮想マップ24によって仮想媒体22を物理デバイス10に関連付ける。仮想媒体22は複数の仮想ユニット26を含む。各仮想ユニット26は複数の仮想プロック28を含む。各仮想ユニット26は仮想アドレスによって表される。仮想アドレスは、特定の仮想ユニット26を表す仮想ユニット番号を含む。各仮想プロック28は仮想プロックオフセットによって表される。同様に、各物理ユニット12は物理アドレスを有する。物理アドレスは、特定の物理ユニットを有する。物理プロック14は物理プロックオフセットを有する。

する。

[0032]

仮想マップ24は、配分済みの仮想ユニットである仮想ユニット26を配分済みの物理ユニットである少なくとも1つの物理ユニット12にマッピングする。物理ユニットに関して、仮想ユニットが少なくとも1つの物理ユニットにマッピングされた場合には、それは配分済みの仮想ユニットである。しかし、1つの仮想ユニット26は1つ以上の物理ユニット12にマッピングされることができる。したがって、仮想ユニット26と物理ユニット12との対応は、1対1または1対多のいずれであってもよい。

[0033]

システム 2 0 は以下のように作動する。フラッシュメモリデバイス(図示せず)を含む電子デバイスのオペレーティングシステムは、読出し命令または書込み命令などの命令を特定の仮想ユニット 2 6 内部の特定の仮想ブロック 2 8 に送信する。次に、仮想マップ 2 4 が物理ユニット 1 2 内部の対応する物理ブロック 1 4 を突き止める。

[0034]

示されているように、厳密に1つの物理ユニット12にマッピングされる各仮想ユニット26に対して、マッピングの対応が1対1である場合には、状況は比較的単純であるように思える。しかし、上記のように、物理デバイス10は、追加的なデータを書込むことができる前に、定期的な消去を実行するための要件を含め、読出しおよび書込みのための特定の物理的な制約条件がある。このような制約条件に対して、物理デバイス10またはデバイスの一部で頻繁に繰り返される消去を伴わない可能な解決法は2通りである。

[0035]

第1の解決法は図3Aに示されており、仮想ユニット26と物理ユニット12 との対応が1対多であるため、各仮想ユニット26が複数の物理ユニット12に 対応する。仮想マップ24は、このようなマッピングを実行するために必要な情報を保持しなければならない。仮想マップ24の一部の例が図3Aに挙げられて おり、本発明のANDシステムを適用することができる。 [0036]

仮想マップ24の部分は、物理ユニット12内部の物理ブロック14および仮想ユニット26内部の仮想ブロック28を示す。この例では、ある特定の仮想ユニット30が2つの物理ユニット12に対応する。第1の物理ユニット12は基本ユニット32である。第2の物理ユニット12は置換ユニット34である。各仮想ユニット26の場合には、1つの基本ユニット32のみであってもよい。しかし、各仮想ユニット26に関連するゼロ以上の置換ユニット34であってもよい。たとえば、仮想ユニット36は基本ユニット38にのみ対応し、置換ユニット34には対応しないため、仮想ユニット36は非置換型仮想ユニットの例である。

[0037]

仮想プロック28の構成は、特定の仮想ユニット26に対応する物理プロック14の数に依存する。仮想ユニット30の場合には、複数の仮想プロック28が基本ユニット32内部の物理プロック14に対応する一方、他の仮想プロック28が置換ユニット34内部の物理プロック14に対応する。仮想ユニット36の場合には、実質的にすべての仮想プロック28が基本ユニット38内部の物理プロック14に対応する。

[0038]

最も簡素な例において、仮想ユニットは非置換型ユニットであり、特定の物理プロック14を突き止めるための手順は以下の通りである。仮想ユニット36は、仮想ユニット36を表す仮想ユニット番号44および仮想プロック42を表す仮想プロックオフセット46を有する。仮想プロックオフセット46も番号であることを留意されたい。物理ユニット番号50は基本ユニット38を表す。物理プロックオフセット52は基本ユニット38内部の物理プロック54を表す。データの説出しまたは書込みを行うための物理プロック54を突き止めるために、第1の規則は、仮想ユニット番号44を決定するために仮想ユニットごとのプロックの数によって、所望の仮想プロックオフセット46を割り振ることである。次に、仮想マップ24は仮想ユニット番号44を物理ユニット番号50にマッピングする。第2の規則は、仮想プロックオフセット46と同一の番号でなければ

ならない物理プロックオフセット 5 2 によって、所望の物理プロック 1 4、この場合には物理プロック 5 4 を物理ユニット 3 8 の内部で突き止めることができることである。したがって、仮想マップ 2 4 は、仮想および物理ユニットに関する情報を含むだけであるが、適正なプロックオフセットを決定するために規則が使用される。

[0039]

さらに複雑な場合には、各仮想ユニットは1つ以上の物理ユニットに対応する。この場合には、2つ以上の物理ユニットのグループが「チェーン」と呼ばれる。たとえば、仮想ユニット番号72は仮想ユニット30を表し、仮想プロックオフセット74が仮想プロック70を表す。物理ユニット番号78は置換ユニット34を表し、物理プロックオフセット80は置換ユニット34内部の物理プロック82を表す。したがって、仮想ユニット30の仮想プロック70は置換ユニット34の物理プロック82に対応する。

[0040]

データの読出しまたは書込みを行うための物理プロック82を突き止めるために、再び第1の規則は、仮想ユニット番号72を決定するために仮想ユニットごとのプロックの数によって、所望の仮想プロックオフセット74を割り振ることである。次に、仮想マップ24は仮想ユニット番号72を物理ユニット番号78にマッピングする。しかし、問題がある。前述したように、第2の規則は、仮想プロックオフセットと同一の番号でなければならない物理プロックオフセットによって、所望の物理プロックが物理ユニットの中で突き止められることである。この場合には、チェーンに複数の物理プロック14がある。いずれの物理プロック14がデータを有するかを決定するために、第3の規則は、仮想プロック70と同一のプロックオフセットを有する各物理プロック14が、チェーンの各物理ユニット内部にあるかを調査することである。最終非自由物理プロック14、この場合には置換ユニット34の物理プロック82が、読み出し用の所望のデータの場合には、第1の自由物理プロック14が所望のプロックである。

[0041]

物理プロックは属するチェーンにおいて物理ユニットの順に沓込まれるため、「最終非自由物理プロック」なる語は、未だ自由ではないが、チェーンの中で最も遠い下にあるユニットの物理プロックを呼ぶ。チェーンにはユニットがそれ以上存在しないか、またはチェーンにおける次のユニットに同一のプロックオフセットを有する物理プロックが自由であるかのいずれかである。同様に、第1の自由物理プロックを発見するために、所望のプロックオフセットを有する各物理プロックがチェーンの各物理ユニットにあるかどうかを調査し、この調査は基本ユニットから始めて、今度は各置換ユニットを通じて下に続き、自由プロックが発見されるまで続く。

[0042]

FMAXと対照してみると、FMAXは同様の仮想マップおよびアドレス指定システムを使用するが、図3Bに示すように、各基本ユニットには1つの置換ユニットのみを備える。これを実現するために、FMAXは単一および複合の置換(物理)ユニットを使用する。単一置換ユニットは、物理ユニットの物理プロックオフセットの実質的にすべてが対応する仮想ユニットの仮想プロックオフセットに直接的に相関されるユニットである。複合置換ユニットは、仮想プロックオフセットと物理プロックオフセットとのこのような直接の対応関係が必ずしも存在しないユニットである。代わりに、対応する物理プロックが選択される。次に、仮想プロックと物理プロックとの実際の対応関係を決定するために、制御情報が制御データ領域に掛込まれる。

[0043]

図3 Bに示されるように、基本ユニット 9 7 は、複数の物理プロック 1 0 0 を有し、それぞれのプロックが仮想ユニット 1 0 4 の仮想プロック 1 0 2 に対応する単一置換ユニット 9 8 を有する。各物理プロックオフセットは、同一のオフセット番号である仮想プロックオフセットに対応する。

[0044]

しかしながら、必要とする物理プロックオフセットを有する物理プロックが利用可能でない場合には、同一の物理ユニットの異なる物理プロックが沓込まれな

ければならず、置換ユニットは複合置換ユニットになる。第2の基本ユニット109は、複数の物理プロック112を有し、それぞれのプロックが仮想ユニット116の仮想プロック114に対応する複合物理ユニット110を有する。しかし、1つの物理プロックオフセットが同一のオフセット番号である仮想プロックオフセットに対応することができる一方、第2の物理プロックオフセットは同一のオフセット番号でない第2の仮想プロックオフセットに対応してもよい。特定の物理プロックを見つけるために、制御データ領域に書込まれた制御情報を調査しなければならない。以下にさらに説明するように、これは、データの書込みの場合および必要に応じてFMAXシステムを再構成する場合の両方の場合において、きわめて重要である。

[0045]

図4Aは図3Aの仮想マップを操作するためのフローチャートを示し、図4Bは図3Bの仮想マップを操作するためのフローチャートを示す。最も簡素な場合、すなわちすべての置換ユニットが単一ユニットまたは1つのみの置換ユニットを備える基本ユニットである場合には、ANDおよびFMAXのいずれも同じステップを使用することができる。まず、突き止められる対象の仮想プロックの数を、仮想ユニット番号を与える仮想ユニットごとのプロックの数で割ることによって、仮想ユニット番号および仮想プロックオフセットが計算される。法または割算の剰余が仮想プロックオフセットである。

[0046]

次に、仮想マップが、仮想ユニットに対応する物理ユニットを発見するために調査される。仮想ユニットに対応する物理ユニットを発見することができない場合には、物理メモリの必要な部分はフラッシュデバイスに存在しない。上記のように、すべての置換ユニットが単一ユュットであるか、または基本ユニットが唯一の置換ユニットを有する場合にのみ、このような単一の方式が有効である。しかし、データが書込まれることになっている物理プロックがすでにプログラムされているか、または他のデータで書込まれている場合には、この方式は作用しない。この場合には、データを書込むことができる別の物理プロックを発見するタスクを処理することができるような関換方式が必要とされる。

[0047]

2通りの異なるアルゴリズムが、図4A(ANAND)および図4B(FMAX)に示されている。両方のアルゴリズムは同一の方式で始まる。ステップ1において、所望の物理ユニットが突き止められる。ステップ2において、特定のブロックオフセットに対応する物理ブロックが、その物理ユニットの内部で突き止められる。ステップ3において、ブロックが未書込みの場合には、データがブロックに書込まれる。所望の物理ブロックが利用可能でない場合には、本発明の2つのシステム、すなわちANDおよびFMAXは、各技術が所望の物理ブロックがすでに書込まれた状況に対処するような方法で分岐される。

[0048]

図4Aに示されるように、ANDシステムは、置換ユニットを見ることによってこの状況に対処する。ステップ4において、x番目の置換物理ユニットが調査される。ここでxは、最初は1に等しい整数である。その物理ユニットが所望の物理プロックオフセットを備えた未費込みの物理プロックを有する場合には、データが物理プロックに書込まれる。プロックが利用可能でない場合には、ステップ5に示されるように、xは1ずつ増分され、ステップ4が反復される。データがプロックに書込まれるか、またはチェーンの他の置換ユニットが発見されなくなるまで、ステップ4および5が反復される。ステップ6において、未配分の物理ユニットが置換ユニットとして配分され、データが所望のプロックオフセットを備えたプロックに書込まれる。

[0049]

FMAXシステムは、図4Bに示されるように、この状況に異なる方法で対処する。ステップ4において、置換ユニットにおける同一の物理プロックオフセットを有する物理プロックが突き止められる。その物理プロックが未替込みの場合には、データがその物理プロックに替込まれる。そうでない場合には、ステップ5のように、置換ユニットの中の異なる物理プロックオフセットを備えた物理プロックが突き止められるまで、ステップ5が反復される。今度は、仮想プロックオフセットがもはや物理プロックオフセットと同一でないため、置換ユニットが複合ユニットである。ステップ6に

おいて、マッピング方式が複合ユニット内部のいかなる物理ブロックの正確な位置も発見できるようにするために、制御情報が物理ユニットの制御データ領域に付加される。

[0050]

しかしながら、これらの置換アルゴリズムも、フラッシュデバイスの異なる要求のすべてに対処するのに十分でないと思われる。ANDおよびFMAXシステムの両方とも、最後には物理プロックが利用可能でないため、物理ユニット内部のプロックにさらなるデータを書込むことができない状況に達するであろう。

[0051]

このような状況において、データを最も簡素な状態、すなわち非置換基本ユニットに再構築するために、仮想ユニットを再構成しなければならない。この再構成処理中、以前に仮想ユニット表示が属していた物理置換ユニットが解放され、それによって、割当てられていないまたは自由な物理ユニットとなる。AND置換ユニットおよび単一FMAX置換ユニットの両方に関して、この再構成処理は、フォールディングと呼ばれ、以下の図5Aに図示される。

[0052]

フォールディングは、置換ユニットにおいて基本ユニットにおいて書込まれたのと同一の物理プロックオフセットで書込まれる対象の物理プロックを必要とする。その理由については、処理が説明されるとさらに明らかになるであろう。フォールディングの第1のステップにおいて、チェーンの最終物理ユニットが物理ユニット x と識別される。ここで、x は 1 からいくつかの予め決定された実装依存制限数までの整数である。x が 1 に等しい場合、置換ユニットが実際に基本ユニットであり、残りのアルゴリズムは実行されないことに留意されたい。また、FMAXの場合には、x は 1 または 2 に等しいことにも留意されたい。

[0053]

ステップ 2 において、ユニット x のブロック n が調査される。ここで n は整数である。データがブロック n に書込まれている場合には、 n は 1 ずつ増分される。そうでない場合には、ステップ 3 において x が 1 ずつ減分される。 x が 0 に等しいかまたは書込み済みのブロック n が発見されるかのいずれかになるまで、ス

[0054]

残念なことに、置換ユニット内部のプロックが常に、仮想プロックオフセットに等しい物理プロックオフセットを持っているとは限らないため、フォールディングは、複合FMAX置換ユニットの場合には作用しない。再割当ての異なる処理が、図5Bの複合物理ユニットのために示されている。ステップ1において、新たな未割当ての物理ユニットが、新たな基本物理ユニットと呼ばれる。ステップ2において、複合物理ユニットのプロックnが調査される。データが複合物理ユニットのプロックnに書込まれている場合には、ステップ3において、データが新たな基本ユニットにコピーされる。そうでない場合には、古い基本ユニットのプロックnからデータが新たな基本ユニットに書込まれる。ステップ4において、nが1ずつ増分される。すべてのプロックがコピーされるまで、ステップ2~4が反復される。一旦、プロックのすべてがコピーされると、古い基本ユニットのほか以前の置換ユニットも解放され、割当てのために利用可能となる。以前の手順のように、今度は仮想ユニットが1つのみの物理ユニットに対応するという事実を反映するために、仮想マップが更新される。

[0055]

 実質的に消失する。この方法は、実装の容易さおよびそれを管理するために必要とされる制御構造の簡便さという利点を備える。しかし、その欠点は、この方法 が効率的ではないため、システムの哲込み性能を低下させることにある。

[0056]

本発明に含まれる方法のすべては、格納されるデータの状態を記述するために、物理的なフラッシュデバイス自体に制御情報を記録することが可能でなければならない。特に、ユニットおよびブロックの制御情報は格納されることが好ましいが、別法としてそのようなデータは他の種類のデータから再構築することもできる。ユニット制御情報は、物理ユニットに配分された物理ユニット番号、基本または置換ユニットとしての物理ユニット自体の状態および他のユニットに対するそのユニットの位置を表示する。プロック制御情報は、物理プロックが使用されているか、解放されているかまたは異なる物理プロックに存在する情報によって取り替えられているかどうかを表示する。

[0057]

これらの異なる種類の1つまたは両方の情報を物理デバイスの特別な部分に、記録することができる。図1で上記のように、好ましくは、ANDおよびFMAXシステムは各物理ユニット12を物理的なフラッシュデバイスに記録される実際の利用者データを含む基本データ領域16および制御情報を含む制御データ領域18に分割する。このような領域は、プロック16の下位区分として示されるが、物理ユニット12はまた、プロックへの分割に実質的に独立である基本データ領域および制御データ領域に分割されてもよい。制御データ領域18は基本データ領域16のプロック探索方式の中に含まれず、物理的なフラッシュディスクの全体サイズを計算する場合にも含まれないことに留意すべきである。

[0058]

NANDおよびANDフラッシュ技術は、メモリの各プロックに空白領域を有するため、制御情報が通常、プロックの空白領域に記録され、利用者データが基本プロック領域に配置される。

[0059]

空 白 領 域 が 設 け ら れ て い な い フ ラ ッ シ ュ 技 術 の 場 合 に は 、 利 用 者 デ ー 夕 を 格 納

するための主要領域および必要な制御情報を格納するためのオーバヘッド部分に 、すべての物理ユニットを分割することができる。

[0060]


上記の説明は例として使用することのみを目的とし、さまざまな他の実施例が 本発明の精神および範囲の中で可能であることを認識されたい。

【図面の簡単な説明】


本発明は、添付図面に関して、例としてのみここには説明される。

- 【図1】 本発明による物理的なフラッシュメモリデバイスの概略図である
- 【図2】 本発明によるフラッシュメモリデバイスを構成する基本システムの図である。
 - 【図3A】 本発明によるANDシステムを示す。
 - 【図3B】 本発明によるFMAXシステムを示す。
- 【図4A】 本発明によるANDシステムのための書込みアルゴリズムを示す。
- 【図4B】 本発明によるFMAXシステムのための書込みアルゴリズムを示す。
- 【図 5 A】 本発明によるANDシステムのための再構成アルゴリズムを示す。
- 【図5B】 本発明によるFMAXシステムのための再構成アルゴリズムを示す。


【図1】




【図2】





[図3A]






[図3B]






8


【図 4 A】




【図4B】



[図5A]



【図5B】



【国際調査報告】

	INTERNATIONAL SEARCH REPORT		laternational app PCT/US98/2101					
A. CLASSIFICATION OF SUBJECT MATTER IPC(6) :GOOF 12/12 US CL : 711/103, 165, 202, 209 According to International Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED								
Minimum documentation searched (classification system followed by classification symbols)								
U.S.: 711/203, 165, 202, 209 Documentation searched other thes eminimum documentation to the extent that such documents are included in the fields searched								
C. DOC	ruments considered to be relevant							
Category*	Citation of document, with indication, where appe	roprieta, of the relay	mt passages	Relevant to claim No.				
X	US 5,404,485 A (BAN) 04 April 1995 lines 11-66, column 5 line 36 to column	1-4, 7-8, 10-11						
Y	US 5,479,638 A (ASSAR et al) 26 Dec 1-58, column 5 line 53 to column 6 line	1-4, 7-8, 10-11						
Y	US 5,459,850 A (CLAY et al) 17 Octo 24, column 18 line 59 to column 21 lin	1-4, 7-11, 14-15						
A	US 5,630,093 A (HOLZHAMMER et a	1-15						
A	US 5,644,539 A (YAMAGAMI et al) (1-15						
	·							
Funt	or documents are listed in the continuation of Box C.	Sco patre	t family seact.					
"A" de	tected outageries of stact decommence: "" "" "" "" "" "" "" "" ""	T' later document date and not in the principle o	published after the inte condict with the appl r fevery underlying the	metional filing date or priority instica has alted to tradestand investion				
"E" ees	metioske volovanos, sk vi ce cumant ha namida mont is saksa alono	eduined invention cannot be red to inventee as inventes step						
*** do	nricular relevance; the larelys an inventive can or more other med to a pursue skilled in a	he eleined invention appear to trip when the domment is the documents, such combination the est						
P decement published prior to the international Bling date but favor than "A" decement member of the same potent family the priority date claimed								
Date of the actual completion of the international search Date of mailing of the international search report 15 MARCH 1999 Date of mailing of the international search report 0 5 APR 1999								
Name and mailing address of the ISA/US Commissioner of Pelects and Tredemarks Box PCT Weshington, D.C. 20231 Faceinsile No. (703) 305-3230 Pelophone No. (703) 305-3900								

フロントページの続き

EP(AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, I T, LU, MC, NL, PT, SE), OA(BF, BJ , CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP(GH, GM, K E, LS, MW, SD, SZ, UG, ZW), EA(AM , AZ, BY, KG, KZ, MD, RU, TJ, TM) , AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, D K, EE, ES, FI, GB, GE, GH, GM, HR , HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, L V, MD, MG, MK, MN, MW, MX, NO, NZ , PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, U S, UZ, VN, YU, ZW (71)出願人 Building 7、Atidim I ndustrial Park, P. O.

Box 58036, 61580 Tel Avi v, Israel

Fターム(参考) 5B060 AB25 BA13 5B082 FA04 JA07